(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-4437

(43)公開日 平成6年(1994)1月14日


(51)Int.Cl. ⁵	識別記号	庁内整理番号	FΙ	技術表示箇所
G 0 6 F 13/00	353 Q	7368-5B		
5/06	3 1 3	91895B	•	•
12/16	3 1 0 D	7629-5B	•	
. 13/38	3 1 0 A	9072-5B		
		9299-5K	H04L	11/ 00 3 3 1
	•. •		審査請求 未請求	請求項の数5(全18頁) 最終頁に続く
	特願平4-166117		(71)出願人	000005223
	74			富士通株式会社
(22)出願日	平成 4年(1992) 6月	124 ⊟		神奈川県川崎市中原区上小田中1015番地
			(72)発明者	加藤光幾
				神奈川県川崎市中原区上小田中1015番地
				富士通株式会社内
			(74)代理人	弁理士 大菅 義之 (外1名)
		4		
		•		
	•			

(54) 【発明の名称 】 エラー表示機能付きファーストインファーストアウトバッファ及びそれを使用した読出し装置の 制御方法

(57)【要約】

【目的】 本発明は、互いに非同期に動作している装置間でデータの授受を行うために使用され内部の任意のレジスタを読出し側の装置がアクセスできる構造のFIF Oにおいて、データエラーを検出可能とすることを目的とする。

【構成】 有効データカウンタ手段110は、レジスタ手段104への転送データ103の書込み動作の毎にカウントアップされ、読出し動作の毎にカウントダウンされる。フラグ保持手段106が保持するフラグ値105は、転送データ103がそれに対応するレジスタ手段104に対して、書き込まれると第1の値にセットされ、逆に、読み出されると第2の値にセットされる。読出し装置102は、カウント値114又はフラグ値105によって、エラー発生を判別する。また、不正データ出力手段117は、不正アクセス時に不正データ116を読出し装置102に出力する。



1

【特許請求の範囲】

【請求項1】 書込み装置(101)から読出し装置(102)へ転送される転送データ(103)を一時保持するファーストインファーストアウトバッファ(118)において、

前記転送データ(103)を複数組分一時保持する複数 のレジスタ手段(104)と、

該複数のレジスタ手段(104)に対応する複数のフラグ値(105)を保持するフラグ保持手段(106)

前記書込み装置(101)からの転送データ書込み指示 (107)に基づき順次連続的かつ循環的にカウント動作を行う書込みカウンタ手段(108)と、

前記転送データ書込み指示(107)に基づいて順次連続的にカウントアップ動作を行い、前記読出し装置(102)からの転送データ読出し指示(109)に基づいて順次連続的にカウントダウン動作を行い、前記レジスタ手段(104)の数(n)以上の値までカウント動作が可能な有効データカウンタ手段(110)と、

前記転送データ書込み指示(107)に基づいて、前記 20 書込みカウンタ手段(108)が出力するカウント値 (111)に対応する前記レジスタ手段(104)に前

記書込み装置(101)からの転送データ(103)を書き込むと共に、該レジスタ手段(104)に対応する前記フラグ保持手段(106)内のフラグ値(105)を第1の値に設定する書込み制御手段(112)と、前記読出し装置(102)から指定される前記読出し指示(109)及びアドレス(113)に基づいて、任意の前記レジスタ手段(104)の内容、前記有効データカウンタ手段(110)のカウント値(114)、又は前記フラグ保持手段(106)が保持する任意の前記フラグ値(105)を前記読出し装置(102)に出力すると共に、任意の前記レジスタ手段(104)に対応する前記フラグ保持手段(106)内のフラグ値(105)を第2の値に設定する読出し制御手段(115)と、

【請求項2】 前記有効データカウンタ手段(110)のカウント値(114)が前記レジスタ手段(104)の数を(n)越えているときに前記読出し装置(102)が前記レジスタ手段(104)の内容を読み出そうとした場合、又は前記読出し装置(102)が前記フラグ保持手段(106)に保持されている前記第2の値を有する前記フラグ値(105)に対応する前記レジスタ手段(104)の内容を読み出そうとした場合に、前記書込み装置(101)が前記転送データ(103)として出力しない不正データ(116)を前記読出し装置(102)に出力する不正データ出力手段(117)を更に有する、

を有することを特徴とするエラー表示機能付きFIF

Ο.

ことを特徴とする請求項1に記載のエラー表示機能付き FIFO。

【請求項3】 前記不正データ出力手段(117)が出力する前記不正データ(116)を設定する不正データ設定手段を更に有する、

ことを特徴とする請求項2に記載のエラー表示機能付き FIFO。

【請求項4】 前記読出し装置(102)は、

前記ファーストインファーストアウトバッファ(11 10 8)内の任意の前記レジスタ手段(104)をアクセス し、

その結果として前記ファーストインファーストアウトバッファ(118)から出力される出力値が、前記不正データ(116)であるか否かを判別し、

前記出力値が前記不正データ(116)でなければ、前 記出力値を前記書込み装置(101)からの前記転送デ ータ(103)として受信し、

前記出力値が前記不正データ(116)であるならば、前記ファーストインファーストアウトバッファ(118)から前記有効データカウンタ手段(110)のカウント値(114)、又は前記フラグ保持手段(106)が保持する前記アクセス動作に対応する前記フラグ値(105)を読み出し、それらの読み出した値に基づいてエラー処理を行う、

ことを特徴とする請求項2又は3の何れか1項に記載の エラー表示機能付きファーストインファーストアウトバ ッファを使用した読出し装置の制御方法。

【請求項5】 前記読出し装置(102)は、

前記ファーストインファーストアウトバッファ(118)から前記フラグ保持手段(106)に保持されている任意の前記フラグ値(105)を読み出し、該フラグ値(105)が前記第1の値を有する場合に、前記ファーストインファーストアウトバッファ(118)から前記第1の値を有する前記フラグ値(105)に対応する前記レジスタ手段(104)の内容を読み出し、前記書込み装置(101)からの前記転送データ(103)として受信する、

ことを特徴とする請求項1万至3の何れか1項に記載の エラー表示機能付きファーストインファーストアウトバ 40 ッファを使用した読出し装置の制御方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、互いに非同期に動作している装置間でデータの授受を行うために使用されるファーストインファーストアウトバッファ(FIFO)及びそれを使用した読出し装置の制御方法に関する。

[0002]

【従来の技術】ファーストインファーストアウトバッファ (FIFO) は、基本的には、一番先に入力されたデ - タが最初に取り出されるような構造を有するバッファ

2

であって、互いに非同期に動作している1つの装置から 他の装置にデータを転送する場合に、データの入出力タ イミングの違いを効果的に吸収することができる。

【0003】このようなFIFOを使用する場合、読出し側の装置がFIFOからのデータの読出しを行っていないタイミングで書込み側の装置がFIFOにデータを次々に書き込んでしまうと、FIFOにおいてデータのオーバーフローが発生し、転送データが失われてしまう。逆に、書込み側の装置がFIFOへのデータの書込みを行っていないタイミングで読出し側の装置がFIFOからデータを次々に読み出してしまうと、実際には書込み側の装置から書き込まれていない意味のないデータが読み出されることになってしまう。

【0004】そのため、通常のFIFOには、これ以上 データを書き込めないことを表示し、又は、これ以上読 み出されるべきデータが存在しないことを表示する機能 が具備されている。これらの機能は、FIFOを構成す るリングレジスタに対して指定される、データの書込み 位置を示す書込みポインタとデータの読出し位置を示す 読出しポインタとの位置関係を監視することにより実現 することができる。

【0005】即ち、書込みポインタの位置が読出しポインタの位置を追い越しそうになった状態は、これ以上データを書き込めない状態になりつつあることを示しており、読出しポインタの位置が書込みポインタの位置を追い越しそうになった状態は、これ以上読み出されるべきデータが存在しない状態になりつつあることを示している。

【0006】ここで、書込み側の装置はFIFOにデータを順次書き込み、読出し側の装置はアドレス指定によってFIFO内の任意のレジスタをアクセスできるような構造のFIFOがある。

[0007]

【発明が解決しようとする課題】しかし、このような構造を有するFIFOでは、書込みポインタの位置と読出しポインタの位置との間には必ずしも相関関係があるわけではないため、単にこれらのポインタの位置関係を監視するだけでは、FIFOにおけるデータのオーバーフロー又は枯渇を検出することができないという問題点を有している。

【0008】本発明は、読出し側の装置がFIFO内の 任意のレジスタをアクセスできる構造のFIFOにおけ るデータエラーを検出可能とすることを目的とする。

[0009]

【課題を解決するための手段】図1は、本発明のブロック図である。本発明は、書込み装置101から読出し装置102へ転送される転送データ103を一時保持するファーストインファーストアウトバッファ118を前提とする。

【0010】まず、転送データ103を複数組(n組

4

み)分一時保持する#1、・・・、#X、・・・、#nの複数のレジスタ手段104を有する。その複数のレジスタ手段104に対応する#1、・・・、#X、・・・、#nの複数のフラグ値105を保持するフラグ保持手段106と、次に、書込み装置101からの転送データ書込み指示107に基づき順次連続的かつ循環的にカウント動作を行う書込みカウンタ手段108を有する。

【0011】また、転送データ書込み指示107に基づいて順次連続的にカウントアップ動作を行い、読出し装 10 置102からの転送データ読出し指示109に基づいて順次連続的にカウントダウン動作を行い、レジスタ手段104の数n以上の値までカウント動作が可能な有効データカウンタ手段110を有する。

【0012】更に、転送データ書込み指示107に基づいて、書込みカウンタ手段108が出力するカウント値111に対応するレジスタ手段104に書込み装置101からの転送データ103を書き込むと共に、そのレジスタ手段104に対応するフラグ保持手段106内のフラグ値105を第1の値例えば"1"に設定する書込み20制御手段112を有する。

【0013】そして、読出し装置102から指定される 読出し指示109及びアドレス113に基づいて、任意 のレジスタ手段104の内容、有効データカウンタ手段 110のカウント値114、又はフラグ保持手段106 が保持する任意のフラグ値105を読出し装置102に 出力すると共に、任意のレジスタ手段104の内容を出 力した場合にそのレジスタ手段104に対応するフラグ 保持手段106内のフラグ値105を第2の値例えば "0"に設定する読出し制御手段115を有する。

【0014】本発明は、上述の構成に加えて、有効データカウンタ手段110のカウント値114がレジスタ手段104の数nを越えているときに読出し装置102がレジスタ手段104の内容を読み出そうとした場合、又は読出し装置102がフラグ保持手段106に保持されている第2の値を有するフラグ値105に対応するレジスタ手段104の内容を読み出そうとした場合に、書込み装置101が転送データ103として出力しない不正データ116を読出し装置102に出力する不正データ出力手段117を更に有するように構成できる。

40 【0015】また、特には図示しないが、不正データ出力手段117が出力する不正データ116を設定する不正データ設定手段を、例えば読出し装置102内に更に有するように構成できる。

【0016】上述の構成を有する本発明によるファーストインファーストアウトバッファ118に対して、読出し装置102は、以下の制御を行うように構成される。まず、読出し装置102は、ファーストインファーストアウトバッファ118内の任意のレジスタ手段104をアクセスする。

50 【0017】次に、読出し装置102は、その結果とし

20

40

てファーストインファーストアウトバッファ118から 出力される出力値が、不正データ116であるか否かを 判別する。

【0018】続いて、読出し装置102は、その出力値が不正データ116でなければ、その出力値を書込み装置101からの転送データ103として受信する。一方、読出し装置102は、上述の出力値が不正データ116であるならば、ファーストインファーストアウトバッファ118から有効データカウンタ手段110のカウント値114、又はフラグ保持手段106が保持するアクセス動作に対応するフラグ値105を読み出し、それらの読み出した値に基づいてエラー処理を行う。

【0019】或は、読出し装置102は、上述の構成を有する本発明によるファーストインファーストアウトバッファ118に対して、以下の制御を行うように構成することもできる。

【0020】まず始めに、読出し装置102は、ファーストインファーストアウトバッファ118からフラグ保持手段106に保持されている任意のフラグ値105を読み出す。

【0021】そして、そのフラグ値105が第1の値を有する場合に、ファーストインファーストアウトバッファ118から第1の値を有するフラグ値105に対応するレジスタ手段104の内容を読み出し、書込み装置101からの転送データ103として受信する。

[0022]

【作用】図1において、ファーストインファーストアウトバッファ118は、書込み装置101からの転送データ103の書込み動作を常に受け付け、書込み制御手段112は書込みカウンタ手段108からのカウント値11に対応するレジスタ手段104に順次転送データ103を書き込む。

【0023】また、上述の書込み動作の毎に有効データカウンタ手段110がカウントアップされる。有効データカウンタ手段110は、読出し装置102の読出し動作毎にカウントダウンされる。従って、このカウンタ値114が、レジスタ手段104の個数nより大きいときは、レジスタ手段104の内容が読出し装置102によって読み出される前に、書込み装置101がレジスタ手段104に転送データ103を上書きしてしまったことになる。

【0024】よって、読出し装置102は、有効データカウンタ手段110のカウント値114を読み出すことにより、ファーストインファーストアウトバッファ118においてデータのオーバーフローが発生したことを知ることができる。

【0025】一方、フラグ保持手段106が保持する例は、先にこのフラ えば#Xのレジスタ手段104に対応する#Xのフラグ値1値となっている場 05は、書込み装置101が#Xのレジスタ手段104へ4をアクセスする の転送データ103の書込みを行うときに第1の値にセ 50 すことができる。

ットされ、読出し装置102が#Xのレジスタ手段104からの転送データ103の読出しを行うときに第2の値にセットされる。従って、第2の値を有するフラグ値105に対応するレジスタ手段104には、まだ書込み装置101からの新しい転送データ103が書き込まれていないことを示している。

【0026】よって、読出し装置102は、フラグ保持手段106の各フラグ値105を読み出すことにより、ファーストインファーストアウトバッファ118内の有効な転送データ103へのアクセスが行われたか否かを知ることができる。

【0027】更に、上述のような不正なアクセスが行われた場合に不正データ出力手段117が不正データ116を出力するように構成されることにより、読出し装置102は、ファーストインファーストアウトバッファ118から出力されるアクセス結果が不正データ116であるか否かを判別することにより、簡単に不正アクセスを判別することができる。

【0028】読出し装置102がファーストインファーストアウトバッファ118に対して行う第1のアクセス方法として、まず、レジスタ手段104へのアクセスを行った結果出力される出力値が不正データ116でなければ次のアクセスを行う方法がある。これにより、書込み装置101からの転送データ103の書込みの頻度が高い場合に、読出し装置101がレジスタ手段104をアクセスしたときにそこに読めるデータが存在する可能性が高いために、ファーストインファーストアウトバッファ118へのアクセスがデータあたり約1回になる。従って、このアクセスがデータあたり約1回になる。従って、このアクセス形態は、読出し装置101からファーストインファーストアウトバッファ118へのアクセスに時間がかかる場合に特に有効である。

【0029】上述のアクセス方法において、ファーストインファーストアウトバッファ118からの出力値が不正データ116である場合には、読出し装置102は、有効データカウンタ手段110のカウント値114又はフラグ保持手段106が保持するアクセス動作に対応するフラグ値105を読み出すことにより、オーバーフローが発生しているか否か、又は有効なデータへのアクセスが行われたか否かを知ることができる。

【0030】これに対して、書込み装置101からデータがあまり書き込まれず、上述の第1のアクセス方法でレジスタ手段104をアクセスすると、レジスタ手段104に対応するフラグ保持手段106内のフラグ値105が第2の値となる頻度が高くなる場合には、読出し装置102は、先にこのフラグ値105を読み出し、それが第1の値となっている場合にそれに対応するレジスタ手段104をアクセスするようにすれば、無駄なアクセスをなくすことができる

7

[0031]

【実施例】以下、図面を参照しながら本発明の実施例につき詳細に説明する。以下の実施例において、後述する図3のメッセージ通信装置103内で、CPUバス302及びネットワーク命令/結果バス303を介して、CPU313とネットワーク制御回路310との間で授受される送信命令、送信結果通知又は受信結果通知を中継するためのI/Oコントローラ315の構成が本発明に最も関連する。

<本発明の実施例の全体構成>図2は、本発明の実施例 が適用されるネットワークの構成図である。

【0032】光ファイバリング206を中心に構成されるネットワーク201には、複数のノード202(図2では、#000、#***、#%%、などの番号で示されている)が接続される。

【0033】ノード202において、プロセッサバス205には複数のプロセッサ204が接続され、プロセッサバス205はメッセージ通信装置203に収容される。メッセージ通信装置203は、プロセッサバス205を介してプロセッサ204が送信又は受信するメッセージデータを処理し、また、光ファイバリング206に対し入力又は出力されるメッセージデータが格納されたフレームを処理する。

【0034】次に、図3は、本発明の実施例における図2のノード202内のメッセージ通信装置203の構成図である。実メモリ307は、メッセージデータを一時保持する通信バッファとして機能する。

【0035】制御メモリ308は、メッセージの通信に使用される仮想記憶空間上の各仮想ページアドレス毎に、その仮想ページアドレスが実メモリ307内の実ページアドレスに割り付けられている場合にはその実ページアドレスと、その仮想ページアドレスのページ状態(通信状態)を示すデータを記憶する。

【0036】プロセッサバスインタフェース312は、図2のプロセッサバス205を収容すると共に外部バス301に接続され、図2のプロセッサ204からプロセッサバス205を介して入力されるメッセージデータ等を、外部バス301及びバーチャルメモリコントローラ309を介して実メモリ307からバーチャルメモリコントローラ309及び外部バス301を介して入力されるメッセージデータ等を、プロセッサバス205を介してプロセッサ204に出力する。

【0037】また、プロセッサバスインタフェース312は、外部バス301、バス結合部311及びCPUバス302を介して、CPU313との間で、通信制御データの授受を行う。

【0038】図2には明示してないが、図3では、プロセッサバス205は、1ノードあたり2本設けられている。従って、プロセッサバスインタフェース312も、

各プロセッサバス 2 0 5 に対応して、#0と#1の 2 つが設けられている。そして、#0のプロセッサバスインタフェース 3 1 2 は、制御線 3 1 9 を用いて、#0と#1の各プロセッサバスインタフェース 3 1 2 が外部バス 3 0 1 をアクセスする場合の競合制御を行う。更に、#0のプロセッサバスインタフェース 3 1 2 は、制御線 3 2 1、3 2 2 を介して、後述する C P Uバスアービタ 3 1 4 及び 1 /

8

Oコントローラ315との間でバスの使用に関する制御 データを授受しながら、外部バス301の競合制御を行 10 って、必要なときには制御線320を介してバス結合部

311の開閉制御を行う。

【0039】ネットワーク制御回路310は、フレームの送信時には、CPU313からCPUバス302、I / Oコントローラ315、及びネットワーク命令/結果バス303を介して入力される送信命令に基づいて、制御メモリアクセスバス306を介して制御メモリ308をアクセスしながら、実メモリ307からバーチャルメモリコントローラ309及びネットワークデータ送信バス305を介して送信されるべきメッセージデータを読の出し、それを含む送信フレームを構築し、それを光ファイバリング206に送出し、その送信結果を、ネットワーク命令/結果バス303、I/Oコントローラ315、及びCPUバス302を介してCPU313に通知する。

【0040】また、ネットワーク制御回路310は、光ファイバリング206からのフレームの受信時には、制御メモリアクセスバス306を介して制御メモリ308をアクセスしながら、その受信フレームを他のノード202へ中継する。又は、その受信フレーム内のメッセージデータを取り出し、ネットワークデータ受信バス304からバーチャルメモリコントローラ309を介してアメモリ307に格納し、その受信結果を、ネットワーク命令/結果バス303、I/Oコントローラ315、及びCPUバス302を介してCPU313に通知する。【0041】CPU313は、CPUバス302に接続され、動作開始時に、CPUバス302に接続されるピアのM316からCPUバス302に接続されるプログラムRAM317に書き込まれる制御プログラムに従って動作する。

10 【0042】このCPU313は、CPUバス302、バス結合部311、及び外部バス301を介して、プロセッサバスインタフェース312との間で、通信制御データの授受を行う。

【0043】また、CPU313は、フレームの送信時には、CPUバス302、I/Oコントローラ315、及びネットワーク命令/結果バス303を介して、送信命令をネットワーク制御回路310へ出力し、その後、ネットワーク制御回路310から、ネットワーク命令/結果バス303、I/Oコントローラ315、及びCP50 Uバス302を介して、送信結果通知を受け取る。逆

に、CPU313は、フレームの受信時には、ネットワーク制御回路310から、ネットワーク命令/結果バス303、I/Oコントローラ315、及びCPUバス302を介して、受信結果通知を受け取る。

【0044】更に、CPU313は、CPUバス302を介して制御メモリ308内の各仮想ページアドレスのページ状態データ(通信状態を示すデータ)をアクセスすると共に、CPUバス302及びバーチャルメモリコントローラ309を介して制御メモリ308内の各仮想ページアドレスの実ページアドレスデータ及び実メモリ307をアクセスする。

【0045】I/Oコントローラ315は、CPUバス302に接続され、外部の周辺装置が接続される周辺装置バス318を収容する。また、I/Oコントローラ315は、前述したように、CPUバス302及びネットワーク命令/結果バス303を介して、CPU313とネットワーク制御回路310との間で授受される送信命令、送信結果通知又は受信結果通知を中継する。この場合、ネットワーク制御回路310からCPU313へ転送される送信結果通知又は受信結果通知を一時保持するI/Oコントローラ315内のFIFOの構造が本発明に最も関連する。これについては、後述する。

【0046】更に、I/Oコントローラ315は、CPU313が外部バス301をアクセスするアドレスをCPUバス302に対して指定した場合に、制御線322を介して#0のプロセッサバスインタフェース312に、外部バスアクセス要求を出力する。

【0047】 CPUバスアービタ314は、プロセッサバスインタフェース312から制御線321を介してCPUバスアクセス要求(バスグラント要求)を受け取った場合に、CPU313に対して制御線323を介してバス使用要求(バスグラント要求)を出力し、CPU313から制御線323を介してバス使用許可(バスグラントアクノリッジ)を受け取り、それに基づいてCPUバスアクセス許可(バスグラントアクノリッジ)を制御線321を介して#0のプロセッサバスインタフェース312に返す。

【0048】バーチャルメモリコントローラ309は、プロセッサバスインタフェース312と実メモリ307との間で外部バス301を介して授受されるデータ、CPU313と実メモリ307又は制御メモリ308との間でCPUバス302を介して授受されるデータ、ネットワーク制御回路310と実メモリ307との間でネットワークデータ受信バス304又はネットワークデータ送信バス305を介して授受されるデータのスイッチング制御及び競合制御を行う。

【0049】以上の構成を有する本発明の実施例の動作について説明する。

<プロセッサ間通信の全体動作>今、図2及び図3において、例えば#000のノード202内の1つのプロセッサ

204から、#***のノード202内の他の1つのプロセッサ204にメッセージデータを送信する場合の全体動作について説明する。

10

【0050】この場合に、#000のノード202内の1つのプロセッサ204から送信されるメッセージデータは、プロセッサバス205を介してそのノード内のメッセージ通信装置203(以下、#000のメッセージ通信装置203と呼ぶ)の実メモリ307に転送された後に、#***のノード202内のメッセージ通信装置203(以下、#***のメッセージ通信装置203と呼ぶ)の実メモリ307に送られ、その後、その実メモリ307からプロセッサバス205を介して宛て先のプロセッサ204に転送される。即ち、各メッセージ通信装置203の実メモリ307は、通信バッファとして機能する。

メッセージ通信装置203間の通信方式

ここで、メッセージ通信装置203間のメッセージデー タの通信には、ネットワーク仮想記憶方式という特別な 方式が適用される。

【0051】まず、図2のネットワーク201全体で、仮想記憶空間が定義される。この仮想記憶空間は、複数の仮想ページに分割され、メッセージデータの通信はこの仮想ページを介して行われる。例えば、仮想記憶空間は、0000~FFFFページ(16進数)までの仮想ページアドレスに分割される。1つの仮想ページは、メッセージデータの1単位であるパケットを十分に収容可能な固定長(例えば8キロバイト長)のデータ長を有する。なお、以下特に言及しないときは、仮想ページアドレス及び口述する実ページアドレスは、16進数で表現する。

【0052】次に、この仮想記憶空間の所定ページ数毎例えば16ページ毎に、ネットワーク201に接続される各ノード202のメッセージ通信装置203が割り当てられる。例えば、0000~000Fページには#000番目のノード202のメッセージ通信装置203が割り当てられ、0010~001Fページには#001番目のノード202のメッセージ通信装置203が割り当てられ、以下同様にして、***0~***Fページ及び%%%0~%%%Fページ(3桁の*及び%はそれぞれ0~Fの16進数のうち任意の数)には、それぞれ#**番目及び#%%%番目の各ノード202のメッセージ通信装置203が割り当てられる。

0 【0053】従って、上述の例では、ネットワーク20 1には、#000~#FFFまでの最大で3096台のメッセー ジ通信装置203が接続可能である。一方、各メッセー ジ通信装置203内の実メモリ307は、それぞれが上 述の仮想ページと同じデータ長を有する複数の実ページ に分割される。実メモリ307のページ容量は、仮想記 憶空間のページ容量よりはるかに小さくてよく、例えば 64~256ページ程度でよい。

【0054】次に、各メッセージ通信装置203の制御メモリ308にはそれぞれ、図4に示されるように、全仮想ページアドレス分の制御データが記憶される。各仮

想ページアドレスの制御データは、図4に示されるよう に、その仮想ページアドレスに対応付けられる自メッセ ージ通信装置203内の実メモリ307の実ページアド レスデータと、その仮想ページアドレスの通信状態を示 すページ状態データとから構成されている。

【0055】そして、初期状態として、各ノード202 内のメッセージ通信装置203の制御メモリ308にお いて、そのノード202に割り当てられている仮想ペー ジアドレスには、CPU313のネットワーク用受信制 リ307内の任意の空きページに設けられるネットワー ク用受信バッファの実ページアドレスと、ページ状態と して受信バッファ割付状態VPが、それぞれ予め書き込ま れている。なお、ネットワーク用受信制御機能は、CP U313がプログラムRAM317に記憶された制御プ ログラムを実行することにより実現される。

【0056】例えば、#000のメッセージ通信装置203 の制御メモリ308において、自メッセージ通信装置2 03に割り当てられている0000,0001,・・・,000Fペー ジの各仮想ページアドレスには、図4に示されるよう に、実メモリ307内のs, q, ・・・, pの各実ページアド レスが書き込まれ、受信バッファ割付状態を示すページ 状態VPが書き込まれている。

【0057】また、#***のメッセージ通信装置203の 制御メモリ308において、自メッセージ通信装置20 3に割り当てられている***0, ***1, · · · , ***Fページ の各仮想ページアドレスには、図4に示されるように、 実メモリ307内のv, u,・・・, tの各実ページアドレス が書き込まれ、受信バッファ割付状態を示すページ状態 VPが書き込まれている。

【0058】同様に、#%%のメッセージ通信装置203 の制御メモリ308において、自メッセージ通信装置2 03に割り当てられている%%%0,%%%1,・・・,%%%Fペー ジの各仮想ページアドレスには、図4に示されるよう に、実メモリ307内のy, w, ・・・, xの各実ページアド レスが書き込まれ、受信バッファ割付状態を示すページ 状態VPが書き込まれている。

【0059】今、後述する転送動作により、例えば#000 のメッセージ通信装置203の実メモリ307内の、実 ページアドレスがr であるネットワーク用送信バッファ (後述する) に、#000のノード202内の1つのプロセ ッサ204からメッセージデータが転送されているもの

【0060】CPU313のネットワーク用送信制御機 能は、CPUバス302及びバーチャルメモリコントロ ーラ309を介して実メモリ307内のネットワーク用 送信バッファに格納されているメッセージデータのヘッ ダ内の宛て先アドレス部を解析することによって、その 宛て先アドレスに対応するプロセッサ204が収容され るノード202に割り当てられている仮想ページアドレ 50 206に送出される。

スのうち、ページ状態がバッファ未割付状態NAとなって いるものを決定する。図4の例では、例えば仮想ページ アドレス***2が決定される。なお、ネットワーク用送信 制御機能は、CPU313がプログラムRAM317に 記憶された制御プログラムを実行することにより実現さ れる。

12

【0061】次に、CPU313のネットワーク用送信 制御機能は、制御メモリ308内の上述の決定した仮想 ページアドレスに、上述のメッセージデータが格納され 御機能によって、自メッセージ通信装置203の実メモ 10 ているネットワーク用送信バッファの実ページアドレス を書き込み、ページ状態を、バッファ未割付状態NAから 送信状態SDに変更する。図4の例では、例えば仮想ペー ジアドレス***2に実ページアドレスr と送信状態SDが設 定される。

> 【0062】そして、CPU313のネットワーク用送 信制御機能は、I/Oコントローラ315内の送信用F IFOに、CPUバス302を介して、送信命令と共 に、上述の仮想ページアドレスと、上述のメッセージデ ータの転送長を書き込む。

20 【0063】ネットワーク制御回路310は、I/Oコ ントローラ315内の送信用FIFOから、ネットワー ク命令/結果バス303を介して、上述の送信命令等を 読み出すと、その送信命令に付加されている仮想ページ アドレスを、制御メモリアクセスバス306を介して制 御メモリ308に指定し、制御メモリ308から上述の 仮想ページアドレスに設定されている実ページアドレス を読み出してバーチャルメモリコントローラ309内の DMA転送用レジスタに設定する。

【0064】そして、ネットワーク制御回路310は、 30 バーチャルメモリコントローラ309に、送信されるべ きメッセージデータが含まれる実メモリ307内の上記 実ページアドレスのページデータを、ネットワークデー タ送信バス305を介してネットワーク制御回路310 にDMA転送させる。

【0065】ネットワーク制御回路310は、上述のペ ージデータから送信命令に付加されているメッセージデ ータの転送長に対応する分のメッセージデータを取り出 し、そのメッセージデータと送信命令に付加されている 仮想ページアドレス及びメッセージデータの転送長を含 む送信フレームを生成し、それを光ファイバリング20 6に送出する。なお、光ファイバリング206のフレー ム伝送方式としては、トークンリングネットワーク方式 が採用され、ネットワーク制御回路310は、光ファイ バリング206上を周回するフリートークンを獲得した 場合のみ送信フレームを送出することができる。

【0066】図4の例においては、#000のメッセージ通 信装置203から、仮想ページアドレス***2と実メモリ 307内の実ページアドレスr に格納されているメッセ ージデータとを含む送信フレームが、光ファイバリング

【0067】上述の送信フレームは、光ファイバリング206に接続されている他のノード202(図2参照)に順次転送される。各ノード202内のメッセージ通信装置203のネットワーク制御回路310は、光ファイバリング206から上記送信フレームを取り込むと、その送信フレームに格納されている仮想ページアドレスに対応するページ状態を制御メモリアクセスバス306を介して制御メモリ308から読み出し、そのページ状態が受信バッファ割付状態VPであるか否か、即ち、その仮想ページアドレスが自ノード202のメッセージ通信装置203に割り当てられているか否か、又はそのページ状態が送信状態SDであるか否か、即ち、その送信フレームが自ネットワーク制御回路310が送出したものであるか否かを判別する。

【0068】ネットワーク制御回路310は、送信フレームに格納されている仮想ページアドレスのページ状態が受信バッファ割付状態VPであると判別した場合には、送信フレームに格納されているメッセージデータを、以下のようにして実メモリ307に取り込む。

【0069】即ち、ネットワーク制御回路310は、ま 20 ず、送信フレームに格納されている仮想ページアドレスを、制御メモリアクセスバス306を介して制御メモリ308に指定し、制御メモリ308から上述の仮想ページアドレスに設定されている実ページアドレスを読み出してバーチャルメモリコントローラ309内のDMA転送用レジスタに設定する。そして、ネットワーク制御回路310は、バーチャルメモリコントローラ309に、送信フレームに含まれるメッセージデータを、ネットワークデータ受信バス304を介して実メモリ307内の上述の実ページアドレスにDMA転送させる。 30

【0070】その後、ネットワーク制御回路310は、送信フレームに格納されている仮想ページアドレスを、制御メモリアクセスバス306を介して制御メモリ308に指定し、その仮想ページアドレスのページ状態を受信バッファ割付状態VPから受信完了状態RDに変更する。

【0071】更に、ネットワーク制御回路310は、I / Oコントローラ315内の受信用FIFOに、ネット ワーク命令/結果バス303を介して、受信の成否を示す結果コードと共に、送信フレームから抽出した仮想ペ ージアドレスとメッセージデータの転送長を書き込む。 【0072】最後に、ネットワーク制御回路310は、 光ファイバリング206から受信した上述の送信フレーム中の応答領域に受信成功通知を書き込んだ後、その送 信フレームを再び光ファイバリング206に送出する。

【0073】例えば、図4の例では、#***のメッセージ 通信装置203のネットワーク制御回路310は、#000 のノード202からの送信フレームに格納されている仮 想ページアドレス***2の制御メモリ308上のページ状態が受信バッファ割付状態VPであると判別することにより、その送信フレームに格納されているメッセージデー

タを、制御メモリ308の仮想ページアドレス***2に設定されている実ページアドレスuを有する実メモリ307内のネットワーク用受信バッファに取り込んだ後、制御メモリ308の仮想ページアドレス***2のページ状態

御メモリ308の仮想ページアドレス***2のページ状態 を受信バッファ割付状態VPから受信完了状態RDに変更す る。

【0074】上述の受信結果通知は、CPU313により、CPUバス302を介して受信される。即ち、CPU313のネットワーク用受信制御機能は、CPUバス302を介してI/Oコントローラ315内の受信用FIFOから上述の受信結果通知を受け取ると、結果コードが受信成功であるならば、受信結果通知の一部である仮想ページアドレスをCPUバス302を介して制御メモリ308に指定し、そのページ状態と実ページアドレスを読み出す。

【0075】上述のページ状態が受信完了状態RDであるならば、CPU313のネットワーク用受信制御機能は、まず、CPUバス302及びバーチャルメモリコントローラ309を介して実メモリ307を制御して、上がの実ページアドレスで指定される実ページをネットワーク用受信バッファから切り離しプロセッサ用送信待ちバッファキューに接続する。

【0076】その後、CPU313のネットワーク用受信制御機能は、CPUバス302及びバーチャルメモリコントローラ309を介して実メモリ307を制御して、任意の空きページをネットワーク用受信バッファに接続し、更に、上述の受信結果通知の一部である仮想ページアドレスでCPUバス302を介して制御メモリ308をアクセスし、その仮想ページアドレスに、上述の20空きページの実ページアドレスと、ページ状態として受信バッファ割付状態VPを、それぞれ書き込む。

【0077】これ以後、実メモリ307内のプロセッサ 用送信待ちバッファキューに対する処理は、CPU31 3のネットワーク用受信制御機能から後述するプロセッ サ用送信制御機能に引き渡される。

【0078】一方、ネットワーク制御回路310は、送信フレームに格納されている仮想ページアドレスに対応するページ状態を制御メモリ308から読み出した結果、そのページ状態が受信バッファ割付状態VPでも送信状態SDでもないと判別した場合には、その送信フレームをそのまま光ファイバリング206に送出する。

【0079】例えば、図4の例では、#%%のメッセージ 通信装置203のネットワーク制御回路310は、#000 のノード202からの送信フレームに格納されている仮 想ページアドレス***2の制御メモリ308上のページ状態が受信バッファ割付状態VPでも送信状態SDでもないと 判別することにより、その送信フレームをそのまま光ファイバリング206に送出する。

【0080】上述のようにして光ファイバリング206 上を順次転送された送信フレームは、最後に送信元のノ ード202内のメッセージ通信装置203のネットワーク制御回路310に戻る。

【0081】送信元のネットワーク制御回路310は、送信フレームに格納されている仮想ページアドレスに対応するページ状態を制御メモリ308から読み出した結果、それが送信状態SDであると判別することによって、その送信フレームが自ネットワーク制御回路310が送出した送信フレームであることを判別する。

【0082】この場合に、ネットワーク制御回路310は、受信した送信フレームの応答領域に受信成功通知が書き込まれていることを確認した後に、制御メモリアクセスバス306を介して、送信フレームに格納されている仮想ページアドレスに対応する制御メモリ308のページ状態を、送信状態SDから送信完了状態SCに変更する。

【0083】そして、ネットワーク制御回路310は、 I/Oコントローラ315内の受信用FIFOに、ネットワーク命令/結果バス303を介し、送信の成否を示す結果コードと共に、送信フレームから抽出した仮想ページアドレスを書き込む。

【0084】上述の送信結果通知は、CPU313により、CPUバス302を介して受信される。即ち、CPU313のネットワーク用送信制御機能は、CPUバス302を介してI/Oコントローラ315内の受信用FIFOから上述の送信結果通知を受け取ると、結果コードが送信成功であるならば、送信結果通知の一部である仮想ページアドレスをCPUバス302を介して制御メモリ308に指定し、そのページ状態と実ページアドレスを読み出す。

【0085】上述のページ状態が送信完了状態SCであるならば、CPU313のネットワーク用送信制御機能は、まず、CPUバス302及びバーチャルメモリコントローラ309を介して実メモリ307を制御して、上述の実ページアドレスで指定される実ページをネットワーク用送信バッファから切り離し空きページとする。

【0086】その後、CPU313のネットワーク用送信制御機能は、上述の送信結果通知の一部である仮想ページアドレスでCPUバス302を介して制御メモリ308をアクセスし、その仮想ページアドレスのページ状態として、バッファ未割付状態NAを書き込む。

【0087】以上のように、ネットワーク201(図2参照)上において、1つの仮想記憶空間が定義され、この空間を構成する固定長のデータ長を有する仮想ページが各メッセージ通信装置203間のメッセージデータの通信は、この仮想ページを使用して行われる。この結果、通常のパケット通信で行われているプロック化制御、順序制御が不要となる。

【0088】また、光ファイバリング206上の各ノー ド202内のメッセージ通信装置203のネットワーク 50

制御回路310は、送信フレームを受信すると、その送信フレームに格納されている仮想ページアドレスで制御メモリ308上のページ状態をアクセスすることによって、受信した送信フレームを高速に処理することができる。

16

【0089】加えて、光ファイバリング206上を転送される送信フレームには応答領域が設けられ、受信側のノード202内のメッセージ通信装置203のネットワーク制御回路310は、送信フレームの受信結果を送信フレームの応答領域に書き込み、それを再び光ファイバリング206に送出する。従って、この送信フレームが光ファイバリング206上を転送され送信元に戻ってくるまでに、メッセージデータの送信処理が完了することになり、受信側から送信元への応答を別のフレームを用いて通知する必要がない。この結果、通信プロトコルを簡略なものにすることができ、高速な応答処理が可能となる。

【0090】更に、メッセージ通信装置203間のメッ セージデータの通信は、メッセージ通信装置203内の 20 ネットワーク制御回路310が制御メモリ308をアク セスしながら実メモリ307を使用して行い、プロセッ サ204とメッセージ通信装置203間のメッセージデ ータの通信は、後述するように、メッセージ通信装置2 03内のプロセッサバスインタフェース312が、上述 のネットワーク制御回路310の動作とは独立して、実 メモリ307を使用して行う。更に、実メモリ307上 の実ページアドレスに格納されたメッセージデータと仮 想記憶空間上の仮想ページアドレスとの対応付けは、後 述するように、CPU313がメッセージデータに付加 30 されたヘッダ内の宛て先アドレスに基づいて行う。従っ て、プロセッサ204とメッセージ通信装置203間、 メッセージ通信装置203とメッセージ通信装置203 間の処理を効率良く高速に実行することが可能となる。 送信元におけるプロセッサ204からメッセージ通信装 置203へのメッセージデータの転送動作

次に、送信元のノード202(図4の例では#000のノード202)内の1つのプロセッサ204からそのノード内のメッセージ通信装置203の実メモリ307に、メッセージデータが転送される場合の動作について説明す40 る。

【0091】まず、CPU313のプロセッサ用受信制 御機能は、CPUバス302及びバーチャルメモリコントローラ309を介して実メモリ307をアクセスすることにより、実メモリ307において、プロセッサ用受信バッファキューに空きバッファキューに接続されている空きバッファを接続する。なお、プロセッサ用受信制 御機能は、CPU313がプログラムRAM317に記憶された制御プログラムを実行することにより実現される機能である。

50 【0092】そして、CPU313のプロセッサ用受信

制御機能は、CPUバス302、バス結合部311、及び外部バス301を介して、例えば#0のプロセッサバスインタフェース312を起動すると共に、そのインタフェース312に対して上述のプロセッサ用受信バッファキューの先頭アドレスを通知する。

【0093】プロセッサバスインタフェース312は、プロセッサ204からプロセッサバス205を介して転送されてきたメッセージデータを受信し、上記先頭アドレスを受信開始アドレスとしてバッファアドレスを順次更新しながら、上述の受信されたメッセージデータを、外部バス301及びバーチャルメモリコントローラ309を介して、実メモリ307内のプロセッサ用受信バッファキューに接続された空きバッファに、順次転送する。

【0094】プロセッサバスインタフェース312は、プロセッサ用受信バッファキューに接続される空きバッファがなくなると、自動的に停止し、その旨を外部バス301、バス結合部311、及びCPUバス302を介してCPU313に通知する。

【0095】CPU313のプロセッサ用受信制御機能 20 は、まず、CPUバス302及びバーチャルメモリコン トローラ309を介して実メモリ307を制御して、上 述の受信済のバッファをプロセッサ用受信バッファキュ ーから切り離しネットワーク用送信バッファに接続す る。これ以後、実メモリ307内のネットワーク用送信 バッファに対する処理は、CPU313のプロセッサ用 受信制御機能から前述したネットワーク用送信制御機能 に引き渡され、前述したメッセージ通信装置203間の 通信方式に従って、送信元のノード202のメッセージ 通信装置203 (図4の例では#000のメッセージ通信装 30 が書き込まれる。 置203) 内の実メモリ307から、宛て先のプロセッ サ204が収容されるノード202のメッセージ通信装 置203 (図4の例では#***のメッセージ通信装置20 3) 内の実メモリ307への、メッセージデータの転送 動作が実行される。

受信側におけるメッセージ通信装置203からプロセッサ204へのメッセージデータの転送動作

次に、受信側のノード202(図4の例では#***のノード202)内のメッセージ通信装置203の実メモリ307からそのノード202内の1つのプロセッサ204に、メッセージデータが転送される場合の動作について説明する。

【0096】ネットワーク制御回路310が送信フレームの受信に成功すると、前述したように、CPU313のネットワーク用受信制御機能が、受信されたメッセージデータを実メモリ307内のプロセッサ用送信待ちバッファキューに接続する。

【0097】これに対して、CPU3130プロセッサ 化する。従って、ネットワーク制御回路310かり用送信制御機能は、CPUバス302、バス結合部31 一夕の書込みは、レジスタ R_0 、 R_1 、 R_2 、 R_3 1、及び外部バス301を介して、例えば1000プロセッ 1000、・・・というように、順次循環的に行われる。

サバスインタフェース312を起動すると共に、そのインタフェース312に対して上述のプロセッサ用送信待 ちバッファキューの先頭アドレスを通知する。

18

【0098】プロセッサバスインタフェース312は、上記先頭アドレスを送信開始アドレスとしてバッファアドレスを順次更新しながら、外部バス301及びバーチャルメモリコントローラ309を介して、実メモリ307内のプロセッサ用送信待ちバッファキューに接続されたバッファに格納されているメッセージデータを順次読10み出して、そのメッセージデータのヘッダ内の宛て先アドレス部を解析しながら、そのメッセージデータをプロセッサバス205を介して宛て先のプロセッサ204に転送する。

<送信/受信結果通知を処理する I/Oコントローラの 部分の説明>次に、図3の I/Oコントローラ315の 構成のうち、ネットワーク制御回路310からCPU3 13〜転送される前述した送信結果通知又は受信結果通 知を一時保持する I/Oコントローラ315内のFIF 〇につき説明する。この部分の構成が本発明に最も関連 する。なお、CPU313からネットワーク制御回路3 10へ転送される送信命令を保持するための I/Oコン トローラ315内のFIFOに対しても本発明を適用す ることが可能であるが、その構成については省略する。 【0099】図5は、上述の送信結果通知又は受信結果 通知を一時保持する I / O コントローラ 3 1 5 内に構成 されるFIFOの構成図である。図5において、4つの レジスタR₀ ~R₃ には、ネットワーク制御回路310 からネットワーク命令/結果バス203のデータバスを 介して前述した送信結果通知又は受信結果通知のデータ

【0100】これに対して、CPU313は、CPUバス302のアドレスバスを介してアドレスデコーダ509にレジスタアドレスをセットすることにより、セレクタ510、511、バッファ513からCPUバス302のデータバスを介して、レジスタ $R_0 \sim R_3$ の内容のうち任意の内容を読み出すことができ、この内容が前述したCPU313のネットワーク用送信制御機能又はネットワーク用受信制御機能に引き渡される。

【0101】タイミング生成回路501は、ネットワーク制御回路310からネットワーク命令/結果バス203の制御バスに出力されたデータの書込みを指示する制御信号に基づき、レジスタ $R_0 \sim R_3$ に書込みを行うための書込み信号FIFOWを生成する。

【0102】書込み用2ビットカウンタ502は、レジスタ $R_0\sim R_3$ のうちデータの書込みが行われるレジスタを決定するためのカウンタであって、そのカウント値は、0、1、2、3 と増加した後再び0に戻るように変化する。従って、ネットワーク制御回路310からのデータの書込みは、レジスタ R_0 、 R_1 、 R_2 、 R_3 、 R_3

【0103】書込み信号FIFOWのアサートによって、書込み用2ビットカウンタ502のカウント値が1増加してXからX+1に変化し、増加する前のカウント値X(Xは0以上3以下の任意の数。以下、Xは添え字としても使用される。)に応じたデコーダ503の出力WDECXが、アサート状態からネゲート状態に変化する

【0104】この変化のタイミングで、レジスタ R_X にネットワーク制御回路310から前述した送信結果通知又は受信結果通知のデータが書き込まれる。書込み用2ビットカウンタ502の値が1増加した結果、その増加したカウント値に応じたデコーダ503の出力WDECX+1がアサートされる。但し、X=3のときには、WDEC3がネゲートされると同時にWDEC0がアサートされる。

【0105】また、ネゲートされる直前のデコーダ503の出力WDEC χ が入力する# χ のフラグ回路504内のDーフリップフロップDー χ FF χ に、書込み信号FIFOWがアサートされるタイミングで、論理"1"の信号がセットされる。

【0106】このD-FFXの内容は、CPU313からCPUバス302のアドレスバスを介してレジスタアドレスが指定されアドレスデコーダ509がレジスタR $_X$ を指定するデコード出力 $RDEC_X$ をアサートしたタイミングで、論理"0"に戻される。

【0107】即ち、D-FFXは、それにセットされている信号の論理が"1"である場合に、レジスタRXには、ネットワーク制御回路310が書き込み、CPU313がまだ読んでいない有効データが存在することを示しており、それにセットされている信号の論理が"1"である場合に、レジスタRXには有効データは存在しないことを示している。

【0108】#Xのフラグ回路504からは、D-FFXの出力DFFXと、カウントチェック用の値countxが出力される。countxの値は、後述するアドレスデコーダ509からのデコード出力RDECxの値とD-FFxの出力DFFxの値によって決定される。これについては、後述する。

【 0 1 0 9】カウントチェック回路 5 0 6 内の 3 ビット 有効データカウンタ 5 0 5 は、レジスタ R₀ ~ R₃ にお *40* けるデータのオーバーフローを検出するためのカウンタ である。

【0110】この3ビット有効データカウンタ505のカウント値は、書込み信号FIFOWがアサートされレジスタR $_X$ へのデータの書込みが行われる毎に1増加し、CPU313からCPUバス302のアドレスバスを介してレジスタアドレスが指定され、アドレスデコーダ509がデコード出力RDEC $_X$ を出力する毎に、そこから出力される読出し信号FIFORに基づいて1減少する。

【0111】従って、この3ビット有効データカウンタ505の値が4を越えると、レジスタ R_X の内容がCP U313によって読み出される前にネットワーク制御回路310からレジスタ R_X に上書きがされてしまったことになる。

20

【0112】カウントチェック回路 506は、3ビット 有効データカウンタ 505 の値が 4 を越えたことを検出 すると、エラー検出信号 t h r u をアサートする。一方、t Xのフラグ回路 504 内のDーFF t の論理がレジスタ t R t に有効なデータが書き込まれていない状態を示す論理 "t 0"である場合に、t CPU t 3 t 3 がレジスタ t R t の内容を読み出そうとしてそれをアクセスすることによって、アドレスデコーダ t 5 t 9 のデコード出力 t D E C t なアサートされると、t Xのフラグ回路 t 5 t 4 は、カウントチェック用出力 t 0 u n t t をアサート状態からネゲート状態に変化させる。

【0113】この結果、カウントチェック回路506 は、このネゲート状態に変化したカウントチェック用出 力countxに基づいて、エラー検出信号thruを 20 アサートする。

【0114】エラー検出信号 thruがアサートされる と、セレクタ511は、セレクタ510の出力ではな く、レジスタ512に保持されているオール "1"の不 正パターンを選択し、バッファ513を介してCPUバス302のデータバスに出力する。このオール "1"の 不正パターンは、ネットワーク制御回路310からレジスタ $R_0\sim R_3$ には書き込まれないデータパターンであるとする。

【0115】CPU313は、この不正パターンを検出 30 することによって、I/Oコントローラ315内のFI FOにおいて不正アクセスが発生したことを知ることが できる

【0116】 CPU313は、I/Oコントローラ315内のレジスタ $R_0 \sim R_3$ の内容を読み出す場合には、例えば図6の動作フローチャートで示されるデータ受信プログラムを実行する。このプログラムは、図3のプログラムRAM317に記憶されている。

【0117】まず、CPU313は、CPU/X302 のアドレスバスを介してアドレスデコーダ509に、例えばレジスタ R_0 をアクセスするためのレジスタアドレスをセットし、CPU/X302の制御バスに読出し指示を出力する(ステップS601)。

【0118】制御回路507は、CPU313からの上述の読出し指示が発生すると、内部のアービタ回路508において、書込み信号FIFOWをチェックすることによって、CPU313からの読出し指示とネットワーク制御回路310からの書込み指示が同時に発生していないか否かを判定し、アクセスの競合が発生した場合にはその調停を行う。

50 【0119】制御回路507がCPU313からの読出

し指示を受け付けると、アドレスデコーダ509からセ レクタ510に、デコード出力RDECo が出力され、 セレクタ510は、レジスタRoの出力を選択する。

【0120】この結果、上述のCPU313からのアク セスが不正アクセスでなければ、レジスタR0 の出力 が、セレクタ510、511、バッファ513からCP Uバス302のデータバスに出力される。一方、上述の CPU313からのアクセスが不正アクセスである場合 には、前述したように、エラー検出信号thruがアサ ートされることにより、セレクタ511は、セレクタ5 10の出力ではなく、レジスタ512に保持されている オール"1"の不正パターンを選択し、バッファ513 を介してCPUバス302のデータバスに出力する。

【0121】CPU313は、上述のCPUバス302 のデータバスに出力されたレジスタの内容を読み出す (ステップS602)。続いて、CPU313は、上述 のデータが、正しいデータであるか否か、即ち不正パタ ーンであるか否かを判別する(ステップS602)。

【0122】そのデータが不正パターンでなければ、レ ジスタアドレスを1増加させ、CPUバス302のアド 20 タ502の内容、及びカウントチェック回路506内の レスバスを介してアドレスデコーダ509に、例えば次 のレジスタR1 をアクセスするためのレジスタアドレス をセットし、CPUバス302の制御バスに読出し指示 を出力して、そのレジスタをアクセスする(ステップS 604→S602)。なお、前回のレジスタアドレスが レジスタR₃をアクセスするアドレスであった場合は、 次回のレジスタアドレスは例えばレジスタRoをアクセ スするアドレスとされる。

【0123】一方、読み出したデータが不正パターンで ある場合には、CPU313は、CPUバス302のア ドレスバスを介してアドレスデコーダ509に、カウン トチェック回路506をアクセスするアドレスを指定す ることにより、アドレスデコーダ509からの特には図 示しないデコード出力に基づいて、セレクタ510、5 11、バッファ513からCPUバス302のデータバ スを介して、カウントチェック回路506内の3ビット 有効データカウンタ505のカウント値を取得し、この カウント値が4を越えているか否か、即ち、オーバーフ ローが発生しているか否かを判別する (ステップS60

【0124】ステップS605において、オーバーフロ ーが発生していると判別された場合には、レジスタRo ~R3 の内容がCPU313によって読み出される前に ネットワーク制御回路310からレジスタR0~R3の 何れかに上書きがされてしまっているため、CPU31 3は、ネットワーク制御回路310に前述した送信結果 通知又は受信結果通知のデータの再送要求等のエラー処 理を実行する(ステップS606)。

【0125】一方、ステップS605において、オーバ

U313は、自分がレジスタRx に有効なデータが書き 込まれていない状態でそのレジスタの内容を読み出そう としたと判別できるため、適当なタイミングをとった後 に、そのレジスタを再びアクセスする(ステップS60 $5 \rightarrow S 6 0 2)$

22

【0126】なお、CPU313は、CPUバス302 のアドレスバスを介してアドレスデコーダ509に、#X のフラグ回路504内のD-FFx をアクセスするアド レスを指定することにより、アドレスデコーダ509か 10 らの特には図示しないデコード出力に基づいて、セレク タ510、511、バッファ513からCPUバス30 2のデータバスを介して、 $D-FF\chi$ の出力 $DFF\chi$ の 値を随時読み出すことができる。

【0127】また、CPU313は、例えばステップS 606のエラー処理において、CPUバス302のアド レスバスを介してリセット用アドレスを出力することに よって、アドレスデコーダ509からの特には図示しな い出力に基づいて、#0~#3のフラグ回路504内のD-FF0~D-FF3の内容と、書込み用2ビットカウン 3ビット有効データカウンタ505の内容を、それぞれ リセットすることができる。この状態におけるデコーダ 503の出力においては、WDECoがアサートされ

【0128】以上のCPU313によるI/Oコントロ ーラ315のアクセス形態においては、図6に示される ように、CPU313は、最初にレジスタR0~R3の 内容をアクセスし、データが不正パターンであったな ら、更に、オーバーフローが発生しているか否かをチェ *30* ックしている。

【0129】このアクセス形態は、ネットワーク制御回 路310からの送信結果通知又は受信結果通知のデータ の書込みの頻度が高い場合においては、CPU313が レジスタRx をアクセスしたときにそこに読めるデータ が存在する可能性が高いために、FIFOへのアクセス がデータあたり約1回になる。従って、このアクセス形 態は、CPU313からFIFOへのアクセスに時間が かかる場合に特に有効である。

【0130】これに対して、ネットワーク制御回路31 0からデータがあまり書き込まれず、上述のアクセス形 40 態でレジスタRx をアクセスすると、レジスタRx にデ ータが存在せずにそのレジスタに対応する#Xのフラグ回 路504内のD-FFx の出力値DFFx の論理が

"0"となる頻度が高くなる場合には、先にD-FFX の内容を読み出し、出力値DFFX の論理が"1"とな っている場合にそれに対応するレジスタRx をアクセス するようにすれば、無駄なアクセスをなくすことができ

【0131】また、図5に示される実施例では、レジス ーフローが発生していないと判別された場合には、CP 50 タ512に予めオール"1"の不正パターンが保持され ているが、CPU313がこのレジスタ512に任意の不正パターンを書き込めるように構成することにより、 書込み側の装置(ネットワーク制御回路310)が変更された場合においても、その書込み側の装置が出力しないような不正パターンを設定することができる。

【0132】更に、不正パターンは、レジスタ512を介して出力されるが、レジスタ512をなくして、レジスタ510に直接このレジスタ512の出力を選択させるように構成してもよい。

[0133]

【発明の効果】本発明によれば、読出し装置は、有効データカウンタ手段のカウント値を読み出すことにより、ファーストインファーストアウトバッファにおいてデータのオーバーフローが発生したことを知ることが可能となる。

【0134】また、読出し装置は、フラグ保持手段の各フラグ値を読み出すことにより、ファーストインファーストアウトバッファ内の有効な転送データへのアクセスが行われたか否かを知ることが可能となる。

【0135】更に、上述のような不正なアクセスが行わ 20 れた場合に不正データ出力手段が不正データを出力するように構成されることにより、読出し装置は、ファーストインファーストアウトバッファから出力されるアクセス結果が不正データであるか否かを判別することで、簡単に不正アクセスを判別することが可能となる。

【0136】一方、読出し装置は、ファーストインファーストアウトバッファをアクセスする場合に、まず、レジスタ手段へのアクセスを行った結果出力される出力値が不正データであるか否かを判別し、不正データでなければ次のアクセスを行うことにより、書込み装置からの 30 転送データの書込みの頻度が高い場合に、効率的なアクセスを行うことが可能となる。

【0137】また、読出し装置は、ファーストインファーストアウトバッファをアクセスする場合に、先にフラ

グ保持手段が保持する各フラグ値を読み出し、第1の値を有するフラグに対応するレジスタ手段をアクセスすることにより、書込み装置からの転送データの書込みの頻度が低い場合に、ファーストインファーストアウトバッファへの無駄なアクセスをなくすことが可能となる。

24

【図面の簡単な説明】

【図1】本発明のブロック図である。

【図2】本発明の実施例が適用されるネットワークの構成図である。

10 【図3】本発明の実施例におけるメッセージ通信装置の構成図である。

【図4】メッセージ通信の説明図である。

【図5】送信結果通知又は受信結果通知を処理する I / Oコントローラの部分の構成図である。


【図6】CPUがレジスタ $R_0 \sim R_3$ の内容を読み出す場合の動作フローチャートである。

【符号の説明】

101	書込み装置
102	読出し装置
103	転送データ
104	レジスタ手段
105	フラグ値
106	フラグ保持手段
107	転送データ書込み指示
108	書込みカウンタ手段
109	転送データ読出し指示
110	有効データカウンタ手段
111,	114 カウント値
1 1 2	書込み制御手段
1 1 3	アドレス
1 1 5	読出し制御手段
116	不正データ
1 1 7	不正データ出力手段
118	ファーストインファーストアウトバッフ

【図1】

本発明 のブロック図





〈ファーストインファーストアウトバッファ 118

【図2】

【図6】


CPUがレジスタRo~R3の内容を読み出す場合の動作フローチャート






[図3]

本発明の実施例における メッセージ通信装置の構成図




【図4】

メッセージ通信の説明図



【図5】 送信結果通知又は受信結果通知を処理する1/01/11-ラの部分の構成図



フロントページの続き